大多数在日本使用的原始堆叠式内存是由含有一个闪存和一个SRAMM内存的双裸片堆叠式内存组成的。目前，采用三、四、或五个裸片构成的堆叠式存储器已经相当普遍(上图)。而移动电话中多液晶显示器(一个主液晶显示器，一个用于来电显示)的出现对封装高度产生了压力，并对IC制造商提出了挑战，迫使他们寻找一种在增加内部裸片的同时使封装更薄的方法。 
这一技术使得在更薄的封装内安装更薄的晶圆/裸片和高级的封装衬底成为可能。包括英特尔在内的很多公司有望在近期使晶圆的厚度降低到0.002到0.003寸(上图)，这相当于约一张纸的厚度！使晶圆薄到这样的程度看起来有一点不可思议，但真正的挑战在于封装这些非常薄的裸片的工艺。 
为了满足无线制造商对高度复杂、高密度和超薄内存子系统的需要，英特尔超薄堆叠芯片级封装(Intel UT-SCSP)技术由此产生。2003年这一封装技术已经做到将五个超薄内存芯片堆叠在1.2mm的厚度内，2004年可望封装达到1.0mm的厚度(图3)。英特尔堆叠CSP产品具有英特尔StrataFlash内存，是目前最低功耗的多级单元内存，它的容量是单一存储单元存储数据量的两倍，它属于英特尔第四代多级单元技术。这种高密度内存的工作电压是1.8伏，为了满足无线手持装置的需要，性能、电池寿命和存储空间都得到了极大改进。 StrataFlash无线内存的裸片尺寸相当于过去采用传统蚀刻工艺生产的每单元一位产品的裸片尺寸的1/4。通过将StrataFlash无线内存和新的超薄CSP堆叠封装技术相结合，英特尔可提供非常小而紧密的堆叠产品方案。大部分产品以非常小的8×10或8×11mm芯片级封装推出。 未来封装技术的发展趋势 封装到封装堆叠与裸片堆叠及全集成产品之间一直存在争论，相互比较优缺点不是什么问题，因为它们都有各自的市场。选择哪一种封装工艺完全取决于硅良率、对裸片的进行老化测试的需要、电话制造商的平台的稳定性和成熟度。在产品的生命周期早期，采用封装到封装堆叠技术(图4)非凡有帮助。 在这个时期，产品要求不那么稳定，伴随整个产品的生命周期可能随时需要作出改变。具有通用占位空间的封装到封装堆叠技术使得供给商可对市场要求的变化迅速做出反映并且仍能保证上市时间。封装到封装堆叠技术能够在某一块芯片测试良率不高的情况下，或需要专用流程处理的情况下，仍然能够做到硅片的堆叠。 对堆叠的每个硅片进行个别测试并消除坏片的能力，将决定产品的成本和实际的良率。对于某些产品而言，如不考虑产品的生命周期，由于灵活性和测试的有利条件，封装到封装堆叠可能是最好的方案。通常说来，由于某一市场更加成熟，它也可使产品的生命周期的某一部分更为稳定。这样一来，对于高度灵活的产品的需要就有一定程度的减少。 采用这种技术，一些畅销的产品产量将增加，滞销的产品将日落西下。在产品生命周期的这个阶段，制造商能够集中精力于符合行业需要的几种畅销产品的性能改进、降低成本和缩小尺寸。这也是全集成和高性能硅方案的一种理想应用，由于可以堆叠其它功能作为选件，因而能够涵盖全部无线产品的功能范围。将来无线手持电话制造商可能会用到三种集成的方案：堆叠硅，封装到封装堆叠和具有集成功能的硅，无线电话制造商的大部分产品将继续从这些技术中大获益处。具有大量多种封装和硅集成工具以及符合无线手持行业需求的制造经验是至关重要的。 新闻热点
疑难解答
